http://ea.donntu.ru/handle/123456789/1748 Tue, 21 Apr 2026 00:58:06 GMT 2026-04-21T00:58:06Z http://ea.donntu.ru/handle/123456789/29577 Title: Борьба с веерными отключениями за счет внедрения элементов smart grid Authors: Кузнецов, П.А.; Масло, С.В.; Юдин, А.В. Abstract: Цель работы – создание универсального устройства, помогающего обеспечить максимальную защиту потребителей электрической энергии от веерных отключений на основе модели структурного разрушения сложной системы. Description: Purpose of this work - create a universal device, helping to ensure maximum protection of consumers of electric energy from the rolling blackouts based on the model of the structural failure of a complex system. Fri, 01 Jan 2016 00:00:00 GMT http://ea.donntu.ru/handle/123456789/29577 2016-01-01T00:00:00Z http://ea.donntu.ru/handle/123456789/29397 Title: Реализация КМУУ с элементарными цепями на гибридных FPGA Authors: Баркалов, А.А.; Титаренко, Л.А.; Ефименко, К.Н.; Зеленева, И.Я. Abstract: Предлагается метод уменьшения аппаратурных затрат в схеме КМУУ с элементарными цепями ориентированный на технологию FPGA. Метод основан на использовании двух источников кодов классов псевдоэквивалентных ЭОЛЦ и технологии гибридных FPGA. Такой подход позволит уменьшить число LUT элементов в схеме адресации КМУУ. Приведен пример применения предложенного метода. Description: A.A. Barkalov, L.A. Titarenko, K.N. Efimenko, I.J. Zelenjova. IMPLEMENTING CMCU WITH ELEMENTARY CHAINS BY HYBRID FPGA. The article is devoted to development of methods of synthesis and optimization of compositional microprogram control units (CMCU) of FPGA (field-programmable logic arrays). For optimization of resources of a system-on-a-chip used at realization of the compositional microprogram control unit the method of a structural reduction. A method for reducing the hardware amount in the circuit of CMCU with code sharing is proposed oriented on FPGA technology. The method is based on the use of two sources of codes classes of pseudoequivalent EOLC and the technology of hybrid FPGAs. Such an approach would reduce the number of LUT elements in the addressing circuit of CMCU. Application of the specified method to the finite state machine of addressing CMCU, under its implementation with FPGA, leads to reduction of the number of LUT-elements in the circuit of the control unit. Results of research of the developed structures are resulted, allowing defining their efficiency and an area of optimum application. An example of the proposed method application is given. Wed, 01 Jan 2014 00:00:00 GMT http://ea.donntu.ru/handle/123456789/29397 2014-01-01T00:00:00Z http://ea.donntu.ru/handle/123456789/29396 Title: Реализация КМУУ с общей памятью на гибридных FPGA Authors: Баркалов, А.А.; Титаренко, Л.А.; Ефименко, К.Н.; Зеленёва, И.Я. Abstract: Предлагается метод уменьшения аппаратурных затрат в схеме КМУУ с общей памятью, ориентированный на технологию гибридных FPGA. Метод основан на использовании трех источников кодов классов псевдоэквивалентных ОЛЦ и реализации схемы адресации микрокоманд на программируемых логических матрицах. Такой подход позволяет уменьшить площадь кристалла, занимаемую схемой устройства управления. Приведен пример применения предложенного метода. Description: A.A. Barkalov, L.A. Titarenko, K.N. Efimenko, I.J. Zelenjova. Implementing CMCU with common memory by hybrid FPGA. A method for reducing the hardware amount in the circuit of CMCU with common memory is proposed oriented on hybrid FPGA technology. The method is based on the use of three sources of codes classes of pseudoequivalent OLC and implementing the block of microinstruction addressing with programmable logic arrays. Such approach allows reducing the chip area occupied by the circuit of CMCU. An example of the proposed method application is given. Tue, 01 Jan 2013 00:00:00 GMT http://ea.donntu.ru/handle/123456789/29396 2013-01-01T00:00:00Z http://ea.donntu.ru/handle/123456789/29395 Title: Optimization of the Addressing Scheme in Compositional Microprogram Control Unit with Code Sharing Authors: Barkalov, А.А.; Tytarenko, L.A.; Efimenko, K.N.; Zeleneva, I.J. Abstract: The article is devoted to development of methods of synthesis and optimization of compositional microprogram control units (CMCU) of FPGA (field-programmable logic arrays). For optimization of resources of a system-on-a-chip used at realization of the compositional microprogram control unit the method of a structural reduction. A method for reducing the hardware amount in the circuit of CMCU with code sharing is proposed oriented on FPGA technology. The method is based on the use of three sources of codes classes of pseudoequivalent OLC and a multiplexer to choose one of these sources. Such an approach would reduce the number of LUT elements in the addressing circuit of CMCU. Application of the specified method to the finite state machine of addressing CMCU, under its implementation with FPGA, leads to reduction of the number of LUT-elements in the circuit of the control unit. Results of research of the developed structures are resulted, allowing defining their efficiency and an area of optimum application. An example of the proposed method application is given. Description: Предлагается метод уменьшения аппаратурных затрат в схеме КМУУ с разделением кодов, ориентированный на технологию FPGA. Метод основан на использовании трех источников кодов классов псевдоэквивалентных ОЛЦ и мультиплексора, позволяющего выбрать один из этих источников. Такой подход позволит уменьшить число LUT элементов в схеме адресации КМУУ. Приведен пример применения предложенного метода. Tue, 01 Jan 2013 00:00:00 GMT http://ea.donntu.ru/handle/123456789/29395 2013-01-01T00:00:00Z